Esta semana, la Conferencia Internacional de Circuitos de Estado Sólido se lleva a cabo en línea y durante una de las sesiones, AMD compartió algunos detalles más de su diseño 3D V-Cache. La parte interesante aquí es el diseño general de 3D V-Cache de AMD, así como la forma en que interactúa con su CPU.
Se dice que el chip de caché en sí mide 36 mm² e interactúa directamente con el caché L3 mediante una interfaz Through Silicon Via o TSV. Para que todos los núcleos de la CPU puedan comunicarse con 3D V-Cache, AMD ha implementado un diseño de bus de anillo compartido en el nivel L3. Se dice que todo el caché L3 está disponible para cada uno de los núcleos, lo que debería ayudar aún más a mejorar el rendimiento.
El 3D V-Cache se compone de múltiples “segmentos” de 8 MB que tienen una interfaz de 1024 contactos con un solo núcleo de CPU, para un total de 8192 conexiones entre el CCX y el 3D V-Cache. Esto permite un ancho de banda superior a dos terabytes por segundo, por segmento, en modo dúplex completo. Esto debería permitir velocidades L3 completas para 3D V-Cache, a pesar de que no es una parte integrada del CCX. También se dice que AMD mejoró el diseño de su CCX para el próximo Ryzen 7 5800X3D de varias maneras para intentar reducir el consumo de energía, al tiempo que mejora la velocidad del reloj. AMD aún tiene que revelar una fecha de lanzamiento para Ryzen 7 5800X3D, pero será interesante ver si 3D V-Cache y las diversas optimizaciones menores pueden hacerlo competitivo con las CPU Alder Lake de Intel hasta que llegue Zen 4.
Actualización: algunas diapositivas más de la presentación de AMD se han abierto camino en línea, lo que revela algunos detalles adicionales. En primer lugar, la SRAM utilizada para 3D V-Cache es fabricada por TSMC en el nodo N7. AMD se refiere a él como un “troquel L3 extendido” en las diapositivas, así como una extensión de caché L3 de 64 MB. La SRAM 3D V-Cache mide 41 mm2 y AMD ha diseñado dos soportes estructurales adicionales del CCD para ayudar con la disipación térmica. Para poder encajar todo en el mismo paquete que las CPU de la generación anterior, AMD ha tenido que reducir los CCD y la memoria caché L3 y los soportes estructurales también están ahí para proteger estas partes reducidas fuera del área cubierta por la V-Cache 3D.
